Pat

J-GLOBAL ID：200903070385790523

半導体素子の製造方法

Inventor： ▲もたい▼ 貴子 ,  名取 克晃 ,  江口 和弘
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997132393
Publication number (International publication number)：1998321819
Application date： May. 22, 1997
Publication date： Dec. 04, 1998
Summary：

【要約】【課題】段差被覆率が高く誘電率が高い金属酸化膜を化学気相反応法によって形成する。【解決手段】層間絶縁膜6b上に形成されたトランジスタソース・ドレイン3aに電気的に接続するキャパシタの下部電極となるRu膜10が形成された基体を、MO-CVD装置の反応室内に搬入する。そして、基板温度を600°Cに昇温し、基板温度を安定させる。Sr(DPM)2 ,Ba(DPM)2 ,TiO(DPM)2 をそれぞれ100〜220°Cに維持してArを吹き付けて、それぞれの原料を昇華させ、反応室内に導入する。原料ガスの導入と同時に酸化性ガスとしてO2 を導入し、反応室内圧力を20Torrに維持する。その後、基板の中央を回転軸として3000rpmで回転させ、(Ba,Sr)TiO3 膜11を20nm堆積する。

Claim (excerpt)：

ペロブスカイト構造の金属酸化物薄膜を有するキャパシタと能動素子とを有する半導体素子の製造方法において、Ba,Sr,Ca,Pb,La,Li,Zr,Sn,Ti,Ta,Nbの少なくとも二つを含むペロブスカイト構造の前記金属酸化物薄膜を化学気相反応法を用いて基体上に成膜するに際し、前記基体の回転速度の平方根と前記薄膜の堆積速度とが比例関係にある領域で成膜することを特徴とする半導体素子の製造方法。

IPC (10)：

H01L 27/108 ,  H01L 21/8242 ,  C23C 16/40 ,  C23C 16/46 ,  C23C 16/52 ,  H01B 3/00 ,  H01B 3/12 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/205

FI (9)：

H01L 27/10 651 ,  C23C 16/40 ,  C23C 16/46 ,  C23C 16/52 ,  H01B 3/00 H ,  H01B 3/12 301 ,  H01L 21/205 ,  H01L 27/04 C ,  H01L 27/10 621 B