Pat

J-GLOBAL ID：200903070399776981

半導体装置の製造方法

Inventor： 砂田 武
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995006342
Publication number (International publication number)：1996195439
Application date： Jan. 19, 1995
Publication date： Jul. 30, 1996
Summary：

【要約】【目的】リフロー絶縁膜形成技術を採用して半導体基板上に得られるリフロー絶縁膜の下地の段差が高い場合でも、リフロー絶縁膜の平坦性を確保し、層間絶縁膜形成後に形成される上層配線の一層微細化と高信頼化を実現する。【構成】半導体基板10上に下層配線12を形成した後、それを収容した真空室内にSiH4 ガスおよびH2 O2 を導入し、所定の真空中、-10°C以上+10°C以下の温度範囲内で互いに反応させ、半導体基板上にリフロー形状を有するリフローSiO2 膜13を形成するリフロー膜形成工程と、引き続き、真空室内でリフローSiO2 膜の全面にわたって所定量のエッチングを行うエッチング工程とを具備することを特徴とする。

Claim (excerpt)：

半導体基板上に下層配線を形成する工程と、上記下層配線を形成後の半導体基板を収容した真空室内にSiH4 ガスおよびH2 O2 を導入し、上記SiH4 ガスおよびH2 O2 を所定の真空中、-10°C以上+10°C以下の温度範囲内で互いに反応させ、上記半導体基板上にリフロー形状を有するリフローSiO2 膜を形成するリフロー膜形成工程と、上記リフロー膜形成工程に引き続き、上記真空室内で上記リフローSiO2 膜の全面にわたって所定量のエッチングを行うリフローSiO2 膜エッチング工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 21/3205

FI (3)：

H01L 21/90 P ,  H01L 21/302 L ,  H01L 21/88 K