Pat

J-GLOBAL ID：200903070418606790

半導体装置の製造方法

Inventor： 眞野 三千雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 志賀 富士弥 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994128440
Publication number (International publication number)：1995335765
Application date： Jun. 10, 1994
Publication date： Dec. 22, 1995
Summary：

【要約】【目的】 ポリサイドゲート中の不純物の再分布、外方拡散、シリサイドの膜剥がれ、シリサイドの異常成長等のないMOSデバイスの製造方法を提供する。【構成】 ポリサイドゲートを構成するポリシリコン膜16を堆積させた後、Vth調整層18形成およびポリシリコン膜中へのドーピングをイオン注入によって形成する。その後、WSix膜を堆積させることで、不純物の再分布等が防止でき、またポリシリコン膜16とこのWSix膜との密着性を確保することが可能となる。

Claim (excerpt)：

半導体基板のN型MOSトランジスタを形成する領域上に、N型のポリシリコン膜と、高融点金属膜又はそのシリサイド膜とを順次堆積してなるゲート電極を形成すると共に、該半導体基板のP型MOSトランジスタを形成する領域上に、P型のポリシリコン膜と、高融点金属膜又はそのシリサイド膜とを順次堆積してなるゲート電極を形成した半導体装置の製造方法において、前記ゲート電極を構成するポリシリコン膜を堆積した後、このポリシリコン膜をリソグラフィー技術とイオン注入技術を用いて、順次N/P型にドーピングした後、高融点金属膜又はそのシリサイド膜を堆積させることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (2)：

H01L 27/08 321 D ,  H01L 29/78 301 G