Pat
J-GLOBAL ID:200903070518967553
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
筒井 大和
Gazette classification:公開公報
Application number (International application number):1999214072
Publication number (International publication number):2001044105
Application date: Jul. 28, 1999
Publication date: Feb. 16, 2001
Summary:
【要約】【課題】 銅系材料を用いた埋込配線を有する半導体装置の製造方法において、半導体ウエハ上に形成されたマークの検出精度を向上させる。【解決手段】 マーク領域の各第1領域1Mx1内に、複数の微細なパターン1maをドット状に規則的に並べて配置し、マーク検出光に対する反射率を操作した。
Claim (excerpt):
半導体基板に形成されたマーク領域に検出光を照射し、反射された反射光を検出する工程を有し、前記マーク領域の第1領域の光反射率を、その第1領域の構成または材料によって操作することを特徴とする半導体装置の製造方法。
IPC (2):
FI (2):
H01L 21/30 502 M
, H01L 21/28 D
F-Term (19):
4M104AA01
, 4M104BB04
, 4M104BB17
, 4M104BB30
, 4M104BB32
, 4M104DD37
, 4M104DD43
, 4M104DD52
, 4M104FF11
, 4M104GG10
, 4M104GG14
, 4M104GG16
, 4M104HH20
, 5F046EA04
, 5F046EA09
, 5F046EA11
, 5F046EA18
, 5F046EB01
, 5F046EB05
Return to Previous Page