Pat

J-GLOBAL ID：200903070598887792

半導体装置およびその製造方法

Inventor： 渡邉 ひと美
Applicant, Patent owner： セイコー電子工業株式会社 ,  クオリティ セミコンダクター, インコーポレット
Agent (1)： 林 敬之助
Gazette classification：公開公報
Application number (International application number)：1993047015
Publication number (International publication number)：1994334132
Application date： Mar. 08, 1993
Publication date： Dec. 02, 1994
Summary：

【要約】【目的】 薄膜ゲートを有するC-MOSトランジスタにおいて、N-MOS側でのゲート容量の過大な増加に伴う電子の移動度の低下、及びホットエレクトロンのゲート酸化膜へのトラップを防ぎ、効率的な高速化を図り、かつ高信頼性を確保する。【構成】 シリコン基板1上にN型拡散層2、P型拡散層3、フィールド酸化膜4を順次形成する。続いて全面を酸化し、酸化膜5を形成する。次にN-MOS領域にフォトレジスト6を被膜し、エッチングによりP-MOS領域のみゲート酸化膜を除去し、再び全面を酸化し、P-MOS領域よりも、N-MOS領域の膜厚が大きいゲート酸化膜7を得る。以下ゲート電極8を形成した後、P-MOS領域にP型拡散層9を、N-MOS領域にN型拡散層10をそれぞれイオン注入により形成する。

Claim (excerpt)：

C-MOSトランジスタにおいて、P-MOS領域のゲート酸化膜よりも、N-MOS領域のゲート酸化膜が厚いトランジスタ構造を持つことを特徴とする半導体装置。

IPC (2)：

H01L 27/092 ,  H01L 29/784

FI (2)：

H01L 27/08 321 D ,  H01L 29/78 301 C

Patent cited by the Patent：

Cited by examiner (2)

• 特開平1-309367
  
• 特開昭62-076666