Pat

J-GLOBAL ID：200903070617009416

半球形粒子シリコン上での窒化チタン(TiN)の気相成長法を用いた蓄積キャパシタ構造(STC構造)の半導体メモリ蓄積装置およびその製造方法

Inventor： クリス・ケイ・ブラウン
Applicant, Patent owner： マイクロン・セミコンダクター・インコーポレイテッド
Agent (1)： 田澤 博昭 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995170434
Publication number (International publication number)：1995335842
Application date： Jun. 14, 1995
Publication date： Dec. 22, 1995
Summary：

【要約】【目的】 本発明は、メモリセル領域内で大きな蓄積容量および高い誘電容量、および良好な誘電ブレークダウン特性を有するSTC構造の半導体メモリ蓄積装置およびその製造方法を提供する。【構成】本発明の製造方法では、基板を形成し、基板上に最下位層の導電キャパシタプレートを半球形粒子ポリシリコンで形成し、半球形粒子ポリシリコンに隣接し同一の広がりを有する窒化チタン層を形成し、窒化チタン層に隣接し同一の広がりを有する絶縁層を形成し、絶縁層上で同一の広がりを有する最上面の導電キャパシタ面を形成するステップから構成されている。従って、導電キャパシタプレートの半球形粒子ポリシリコンは窒化チタン層で強力に保護される。さらに、高い蓄積容量の良好な誘電ブレークダウン特性を有する。

Claim (excerpt)：

支持基板(10)を形成するステップと、前記支持基板(10)上に、内面および外面を有する底部の導電キャパシタプレート(71)を半球形粒子ポリシリコンに形成するステップと、前記半球形粒子ポリシリコンに隣接し同一の広がりを有する窒化チタン層(72)を形成するステップと、前記窒化チタン層(72)に隣接し同一の広がりを有する絶縁層(81)を形成するステップと、前記絶縁層(81)上で同一の広がりを有する最上面の導電キャパシタ面(82)を形成するステップと、から構成されることを特徴とする、上記支持基板(10)上にキャパシタを形成するための蓄積キャパシタ構造の半導体メモリ蓄積装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 621 C ,  H01L 27/04 C