Pat

J-GLOBAL ID：200903070700485211

半導体装置およびその製造方法

Inventor： 松谷 毅
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992183582
Publication number (International publication number)：1994029375
Application date： Jul. 10, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】 (修正有)【目的】 絶縁物アイソレーション構造を有しかつ埋め込み不純物ドープ領域と接続している半導体基板表面までの接続不純物ドープ領域を備えている半導体装置に関し、接続する接続不純物ドープ領域の形成を工夫して、耐圧低下を招かないようにしかつ微細化が図れる半導体装置およびその製造方法を提供する。【構成】 半導体基板に設けたV溝(U溝)に絶縁物層を充填した絶縁物アイソレーション領域41と、これに囲まれた活性素子領域42とがあり、該素子領域内に設けられた埋め込み不純物ドープ層と基板表面のコンタクト不純物ドープ領域44とを接続するための接続不純物ドープ領域49が、絶縁物アイソレーション領域の側面に接して活性素子領域内に設けられている半導体装置において、接続不純物ドープ領域49が、コンタクト不純物ドープ領域44とそこに隣接する絶縁物アイソレーション領域41の一部との間に位置するところに限定形成されているように構成する。

Claim (excerpt)：

半導体基板に設けた溝に絶縁物層を充填した絶縁物アイソレーション領域(41、75、175、275、375)と、該絶縁物アイソレーション領域にて囲まれた活性素子領域とがあり、該素子領域内に設けられた埋め込み不純物ドープ層(54、154P、154N、254、354)に接続して基板表面に達する接続不純物ドープ領域(49、63、66、92、94、163N、163P、263、363)が、前記活性素子領域内で前記絶縁物アイソレーション領域の側面の一部に接して選択的に形成されてなることをことを特徴とする半導体装置。

IPC (4)：

H01L 21/76 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/784

FI (2)：

H01L 29/72 ,  H01L 29/78 301 R