Pat
J-GLOBAL ID：200903070855658406
半導体層の形成方法
Inventor：
Applicant, Patent owner：
Agent (1)：
則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1994025806
Publication number (International publication number)：1995235488
Application date： Feb. 24, 1994
Publication date： Sep. 05, 1995
Summary：
【要約】【構成】 非晶質絶縁物上の所望位置に凹部を形成しておき、少なくともその凹部の一部を覆うように半導体材料及び低融点材料からなる膜を形成する。このように形成された基板を低融点材料と半導体材料の共晶温度まで昇温しさらに降温する工程を少なくとも一回以上行い、低融点材料内に含まれる半導体材料を析出させて予め形成した非晶質基板上の凹部に埋め込む。さらに残留する低融点金属を後工程で除去する。【効果】 下地材料の結晶性によらず自由な位置に単結晶半導体層を形成でき、集積回路におけるトランジスタ層を多層化することが可能となり、集積回路の集積度をあげ、高速動作を行うことが可能となる。また従来多結晶半導体を用いざるを得なかった薄膜トランジスタでは、素子特性の大幅な改善がなされる。
Claim (excerpt)：
表面が絶縁層から構成されている基板の該絶縁層の所望の位置に凹部を形成する工程と、半導体材料及びこの半導体材料の融点より低い融点を有する低融点材料を含む膜を、前記凹部を覆うように形成する工程と、前記膜に対して昇降温の熱処理を行うことにより、前記膜を溶融して該膜を前記凹部に埋め込み、前記凹部に半導体層を析出させる工程と、前記半導体層の析出後に残留する低融点材料を除去する工程とを具備したことを特徴とする半導体層の形成方法。
IPC (2)：
Return to Previous Page
