Pat

J-GLOBAL ID：200903070859688423

出力バッファ回路

Inventor： 藤原 司
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998109677
Publication number (International publication number)：1999308088
Application date： Apr. 20, 1998
Publication date： Nov. 05, 1999
Summary：

【要約】【課題】低スリューレートで安定に動作し、負荷回路の高調波ノイズやリンギング等の影響を受けない安定した動作を可能とする。【解決手段】ソースを電源VDDにドレインを節点S1にそれぞれ接続しゲートに入力信号IN対応の信号IBの供給を受けるトランジスタP11と、ソースを接地Gにドレインを節点S1にゲートをトランジスタP11のゲートにそれぞれ接続したトランジスタN11とを有する初段バッファ1と、入力信号INの供給に応答してトランジスタP11,N11のゲートにそれぞれスリューレートを調整したゲート信号T1,T2を供給するスリューレート制御回路3と、節点S1と出力端子TOとの間に挿入され初段バッファ1の出力抵抗を設定する抵抗R1とを備える。

Claim (excerpt)：

ソースを第1の電源にドレインを出力端子にそれぞれ接続した第1のPチャネルMOSトランジスタと、ソースを第2の電源にドレインを前記出力端子にそれぞれ接続した第1のNチャネルMOSトランジスタとを有し前記第1のPチャネルMOSトランジスタと第1のNチャネルMOSトランジスタとが入力信号対応の第1及び第2のゲート駆動信号のレベルに応じ相補的に導通制御されて前記出力端子に接続された負荷を駆動する第1のバッフアを備える出力バッファ回路において、ソースを第1の電源にドレインを出力節点にそれぞれ接続しゲートに前記入力信号対応のバッファ駆動信号の供給を受ける第2のPチャネルMOSトランジスタと、ソースを第2の電源にドレインを前記出力節点にゲートを前記第2のPチャネルMOSトランジスタのゲートにそれぞれ接続した第2のNチャネルMOSトランジスタとを有する第2のバッファと、前記入力信号の供給に応答して前記第1のPチャネルMOSトランジスタと第1のNチャネルMOSトランジスタの各々のゲートにそれぞれスリューレートを調整した前記第1及び第2のゲート駆動信号の各々を供給するスリューレート制御回路と、前記出力節点と前記出力端子との間に挿入され前記第2のバッファの出力抵抗を設定する第1の抵抗とを備えることを特徴とする出力バッファ回路。

IPC (3)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (3)：

H03K 19/00 101 F ,  H03K 17/16 H ,  H03K 17/687 F