Pat
J-GLOBAL ID：200903070861740360

多層回路基板の製造方法

Inventor：
脇坂 康尋

About 脇坂 康尋


Applicant, Patent owner：
日本ゼオン株式会社

About 日本ゼオン株式会社


Gazette classification：公開公報
Application number (International application number)：2000026870
Publication number (International publication number)：2001217553
Application date： Feb. 03, 2000
Publication date： Aug. 10, 2001
Summary：
【要約】【課題】 電気絶縁層と導電体層との密着性が高く、且つパターニング性に優れた多層回路基板の製造方法を提供する。【解決手段】 脂環式オレフィン重合体又は芳香族ポリエーテル重合体を含有する硬化性樹脂組成物が硬化してなる電気絶縁層の表面を、1)過マンガン酸塩又はプラズマと接触させ、次いで乾式メッキすることによって、2)乾式メッキし、次いで湿式メッキ又は乾式メッキすることによって、3)乾式メッキを複数回繰り返した後、湿式メッキをすることによって、又は4)メッキした後、アニーリングすることによって導電体層を形成することを含む多層回路基板の製造方法を提供する。
Claim (excerpt)：
脂環式オレフィン重合体又は芳香族ポリエーテル重合体を含有する硬化性樹脂組成物が硬化してなる電気絶縁層の表面を過マンガン酸塩又はプラズマと接触させ、次いで 乾式メッキして導電体層を形成することを含む多層回路基板の製造方法。
IPC (2)：
H05K 3/46 ,  H05K 3/14
FI (2)：
H05K 3/46 T ,  H05K 3/14
F-Term (24)：
5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB28 ,  5E343BB38 ,  5E343BB44 ,  5E343CC48 ,  5E343CC61 ,  5E343DD22 ,  5E343DD33 ,  5E343DD43 ,  5E343EE36 ,  5E343ER32 ,  5E343GG02 ,  5E343GG08 ,  5E346CC08 ,  5E346CC32 ,  5E346CC60 ,  5E346DD15 ,  5E346DD17 ,  5E346DD22 ,  5E346GG09 ,  5E346GG17 ,  5E346HH31
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM