Pat
J-GLOBAL ID：200903070882256379
D/A変換回路および半導体装置
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2000132003
Publication number (International publication number)：2001036408
Application date： May. 01, 2000
Publication date： Feb. 09, 2001
Summary：
【要約】【課題】 面積を抑えたDAC及び、前記DACを用いた半導体装置を作成する。【解決手段】 n個の抵抗A0、A1、...、An-1と、n個の抵抗B0、B1、...、Bn-1と、互いに異なる電位に保たれた2つの電源電圧線L及び電源電圧線Hと、n個のスイッチSWa0、SWa1、...、SWan-1と、n個のスイッチSWb0、SWb1、...、SWbn-1と、出力線と、を有するD/A変換回路であって、外部から入力されるnビットのデジタル信号によってn個のスイッチSWa0、SWa1、...、SWan-1と、n個のスイッチSWb0、SWb1、...、SWbn-1とが制御され、出力線からアナログ階調電圧信号が出力されることを特徴とするD/A変換回路。
Claim (excerpt)：
n個の抵抗A0、A1、...、An-1と、n個の抵抗B0、B1、...、Bn-1と、互いに異なる電位に保たれた2つの電源電圧線L及び電源電圧線Hと、n個のスイッチSWa0、SWa1、...、SWan-1と、n個のスイッチSWb0、SWb1、...、SWbn-1と、出力線と、を有するD/A変換回路であって、前記n個の抵抗A0、A1、...、An-1の抵抗値はそれぞれR、2R、...、2n-1R(nは1以上の自然数、Rは正数)であり、前記n個の抵抗B0、B1、...、Bn-1の抵抗値は、それぞれR、2R、...、2n-1Rであり、前記n個の抵抗A0、A1、...、An-1のそれぞれの両端部は、前記n個のスイッチSWa0、SWa1、...、SWan-1のそれぞれの一端部と前記出力線とに接続されており、前記n個の抵抗A0、A1、...、An-1のそれぞれとは接続されていない前記n個のスイッチSWa0、SWa1、...、SWan-1のそれぞれの一端部は、前記電源電圧線Lに接続されており、前記n個の抵抗B0、B1、...、Bn-1のそれぞれの両端部は、前記n個のスイッチSWb0、SWb1、...、SWbn-1のそれぞれの一端部と前記出力線とに接続されており、前記n個の抵抗B0、B1、...、Bn-1のそれぞれとは接続されていない前記n個のスイッチSWb0、SWb1、...、SWbn-1のそれぞれの一端部は、前記電源電圧線Hに接続されており、前記n個のスイッチSWa0、SWa1、...、SWan-1及び前記n個のスイッチSWb0、SWb1、...、SWbn-1は、外部から入力されるnビットのデジタル信号によって制御され、かつ前記n個のスイッチSWa0、SWa1、...、SWan-1に入力される前記nビットのデジタル信号の反転信号が、それぞれ前記n個のスイッチSWb0、SWb1、...、SWbn-1に入力され、前記出力線からアナログ階調電圧信号が出力されることを特徴とするD/A変換回路。
IPC (9)：
H03M 1/80
, G02F 1/133 550
, G02F 1/1345
, G09G 3/20 623
, G09G 3/30
, G09G 3/36
, H01L 29/786
, H03K 17/00
, H03K 17/693
H03M 1/80
, G02F 1/133 550
, G02F 1/1345
, G09G 3/20 623 F
, G09G 3/30 H
, G09G 3/36
, H03K 17/00 G
, H03K 17/693 C
, H01L 29/78 614
