Pat

J-GLOBAL ID：200903070884774202

薄膜トランジスタ

Inventor： 両澤 克彦
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1994223930
Publication number (International publication number)：1996064838
Application date： Aug. 26, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】 (修正有)【目的】 トランジスタの面積増大を伴うことなくオフ電流を減少させることのできる薄膜トランジスタを提供する。【構成】 基板1上に形成された薄膜半導体領域10及びこの薄膜半導体領域に電圧を印加する複数の電極を備えた薄膜トランジスタにおいて、前記薄膜半導体領域は、少なくとも2つの高濃度不純物領域4と、この高濃度不純物領域の間に存在する複数のチャネル領域3と、前記高濃度不純物領域と前記チャネル領域との間に低濃度不純物領域5とを有し、各チャネル領域に対応する位置に絶縁層6を介してゲート電極7を有する。

Claim (excerpt)：

基板上に形成された薄膜半導体領域及びこの薄膜半導体領域に電圧を印加する複数の電極を備えた薄膜トランジスタにおいて、前記薄膜半導体領域は、少なくとも2つの高濃度不純物領域と、この高濃度不純物領域の間に存在する複数のチャネル領域と、前記高濃度不純物領域と前記チャネル領域との間に低濃度不純物領域とを有し、各チャネル領域に対応する位置に絶縁層を介してそれぞれゲート電極を有することを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 617 N ,  H01L 29/78 616 A