Pat

J-GLOBAL ID：200903070928705858

半導体装置の製造方法

Inventor： 森 三佳 ,  上本 康裕
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 特許業務法人池内・佐藤アンドパートナーズ
Gazette classification：公開公報
Application number (International application number)：2002074757
Publication number (International publication number)：2003273067
Application date： Mar. 18, 2002
Publication date： Sep. 26, 2003
Summary：

【要約】【課題】半導体製造コストを低くし、半導体基板の加工速度を速くすると共に半導体基板表面に垂直な壁面を容易に形成する製造方法を提供する。【解決手段】半導体基板の表面をパターニングした後、前記パターニングした半導体基板の表面の特定箇所に不純物を注入し、その後、前記半導体基板を陽極化成して、前記半導体基板に空洞を形成する半導体装置の製造方法、又はホウ素元素を含む半導体基板の一方の面に、燐元素又は砒素元素が存在する箇所を形成した後、前記半導体基板の他方の面を陽極化成して、前記半導体基板の少なくとも一部を加工する半導体装置の製造方法とする。

Claim (excerpt)：

半導体基板の表面をパターニングした後、前記パターニングした半導体基板の表面の特定箇所に不純物を注入し、その後、前記半導体基板を陽極化成して、前記半導体基板に空洞を形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/306 ,  H01L 21/3063

FI (2)：

H01L 21/306 A ,  H01L 21/306 L

F-Term (11)：

5F043AA02 ,  5F043BB01 ,  5F043CC02 ,  5F043CC20 ,  5F043DD08 ,  5F043DD14 ,  5F043EE01 ,  5F043EE14 ,  5F043EE15 ,  5F043EE35 ,  5F043GG10