Pat

J-GLOBAL ID：200903070943917055

メモリセル装置

Inventor： ティース ラムケ ,  ヴォルフガング レースナー ,  ロタール リッシュ
Applicant, Patent owner： インフィネオン テクノロジース アクチエンゲゼルシャフト
Agent (1)： 矢野 敏雄 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000512211
Publication number (International publication number)：2001516933
Application date： Sep. 02, 1998
Publication date： Oct. 02, 2001
Summary：

【要約】メモリセル装置は、ワード線(WLj)およびこれを横断する方向に延在しているビット線(BLi)を有している。ワード線の1つとビット線の1つとの間に非常に大きな磁気抵抗効果(GMR)を有するメモリ素子(Si,j)が接続されている。ビット線(BLi)はそれぞれ、読み出し増幅器(OPi)に接続されており、該読み出し増幅器を介して、それぞれのビット線(BLi)における電位が基準電位に制御可能でありかつ該読み出し増幅器で出力信号が取り出し可能である。メモリセル装置はMRAMとしても連想メモリとしても使用可能である。

Claim (excerpt)：

複数の相互に実質的に平行に延在しているワード線および複数の相互に実質的に平行に延在しているビット線が設けられており、ここでワード線はビット線を横切る方向に延在しており、非常に大きな磁気抵抗効果(GMR)を持った層構造を有するメモリ素子が設けられており、該メモリ素子はそれぞれ、ワード線の1つとビット線の1つとの間に接続されておりかつワード線およびビット線より高抵抗であり、ビット線はそれぞれ読み出し増幅器に接続されており、該読み出し増幅器を介して、それぞれのビット線における電位が基準電位に制御可能でありかつ該読み出し増幅器で出力信号が取り出し可能であるメモリセル装置。

IPC (3)：

G11C 11/15 ,  H01L 27/10 451 ,  H01L 43/08

FI (3)：

G11C 11/15 ,  H01L 27/10 451 ,  H01L 43/08 Z

F-Term (6)：

5F083FZ10 ,  5F083JA60 ,  5F083LA03 ,  5F083LA11 ,  5F083LA12 ,  5F083LA16

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-030181
  
• 特開平2-247898
  
• 特開昭59-155880
  
• 特開平2-154389