Pat
J-GLOBAL ID：200903070947141060

半導体装置の製造方法および半導体装置

Inventor：
中嶋 一明

About 中嶋 一明


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998155952
Publication number (International publication number)：1999074219
Application date： Jun. 04, 1998
Publication date： Mar. 16, 1999
Summary：
【要約】【課題】 配線、電極にドライエッチングが困難な金属シリサイド材料が採用可能で、セルフアライン・コンタクト技術にも適用可能とする。【解決手段】 側面が第1の絶縁膜105、底面がシリコン膜102からなる溝部108及び第1の絶縁膜の周囲に位置する第3の絶縁膜107を形成し、金属膜109を形成した後に熱処理によりシリコン膜102と金属膜109とを反応させて溝部の底部に金属シリサイド層111を形成し、未反応の金属膜を除去し、金属シリサイド層111上に第2の絶縁膜112を形成することにより第1及び第2の絶縁膜に覆われた配線又は電極を形成し、第3の絶縁膜に第1及び第2の絶縁膜に対して自己整合的に形成したコンタクト孔に導電材114を充填する。
Claim (excerpt)：
半導体基板の主面に、側面が第1の絶縁膜からなり底面がシリコン膜からなる溝部を形成する工程と、前記溝部の底部の前記シリコン膜上に金属膜を形成する工程と、熱処理により前記シリコン膜と前記金属膜とを反応させて前記溝部の底部に選択的に金属シリサイド層を形成する工程と、前記金属シリサイド層を形成するステップの後に、前記金属シリサイドに転換された部分以外の前記金属膜を除去する工程と、前記金属シリサイド層上に第2の絶縁膜を形成することにより前記第1及び第2の絶縁膜に覆われた配線と電極のいずれかを形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78
FI (3)：
H01L 21/28 301 S ,  H01L 21/90 C ,  H01L 29/78 301 G
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM