Pat
J-GLOBAL ID：200903070982181180

プリント基板の製造方法及びプリント基板

Inventor：
伊東 孝史

About 伊東 孝史

, 
瀬川 恵嗣

About 瀬川 恵嗣


Applicant, Patent owner：
日本ビクター株式会社

About 日本ビクター株式会社


Agent (1)： 浅井 章弘
Gazette classification：公開公報
Application number (International application number)：1998026572
Publication number (International publication number)：1999214850
Application date： Jan. 23, 1998
Publication date： Aug. 06, 1999
Summary：
【要約】【課題】 ドライエッチングやスパッタ成膜を用いることによって、少ない工程数でファインパターン化されたプリント基板の製造方法を提供する。【解決手段】 プリント基板の製造方法において、コア材1の表面に配線パターン2を形成する工程と、前記配線パターンを含む前記コア材の表面に無機系フィラー5の混入された有機樹脂よりなる絶縁層3を形成する工程と、前記絶縁層に前記配線パターンまで届く接続用ホール8を選択的に形成する工程と、ドライエッチングにより前記絶縁層の表面を除去して粗面化する工程と、真空成膜により前記無機系フィラーを含む前記絶縁層の表面に電気メッキ用導電膜13を形成する工程と、電気メッキにより前記電気メッキ用導電膜上に導体膜14を形成する工程とを含むようにする。このように、ドライエッチングやスパッタ成膜を用いることによって、少ない工程数でファインパターン化されたプリント基板を製造する。
Claim (excerpt)：
コア材の表面に配線パターンを形成する工程と、前記配線パターンを含む前記コア材の表面に無機系フィラーの混入された有機樹脂よりなる絶縁層を形成する工程と、前記絶縁層に前記配線パターンまで届く接続用ホールを選択的に形成する工程と、ドライエッチングにより前記絶縁層の表面を除去して粗面化する工程と、真空成膜により前記無機系フィラーを含む前記絶縁層の表面に電気メッキ用導電膜を形成する工程と、電気メッキにより前記電気メッキ用導電膜上に導体膜を形成する工程とを含むプリント基板の製造方法。
FI (4)：
H05K 3/46 N ,  H05K 3/46 B ,  H05K 3/46 E ,  H05K 3/46 T
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM