Pat
J-GLOBAL ID:200903070994691647

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 作田 康夫
Gazette classification:公開公報
Application number (International application number):2001114765
Publication number (International publication number):2001358067
Application date: Feb. 20, 1996
Publication date: Dec. 26, 2001
Summary:
【要約】【課題】基板からの反射光によるハレーションや干渉現象による問題(寸法精度劣化)を解決し、精度の高いマスクアライメントを行うことで、反射率の高い基板,透明膜が介在する基板等においても微細で高精度のパターンを形成する方法を提供する。【解決手段】露光光に対して下層は反射膜であり、上層は干渉膜である二層膜からなる反射防止膜を基板上に形成し、その反射防止膜上に塗布した感光性薄膜に所望のパターンを露光する際に、反射防止膜を介してパターン検出光を照射することにより、ホトマスクと基板とのアライメントを行う。
Claim (excerpt):
露光光に対して透明である薄膜が形成された基板上に、前記露光光に対して下層は反射膜であり、上層は干渉膜である二層膜からなる反射防止膜を形成する工程と、前記反射防止膜上に感光性薄膜を形成する工程と、前記感光性薄膜に所望のパターンを露光するにあたって、前記反射防止膜を介してパターン検出光を照射し、ホトマスクと前記基板とのアライメントを行う工程と、露光を行った前記感光性薄膜を現像する工程とを備えることを特徴とする半導体装置の製造方法。
IPC (6):
H01L 21/027 ,  G03F 7/11 503 ,  G03F 7/20 521 ,  G03F 9/00 ,  H01L 21/8242 ,  H01L 27/108
FI (6):
G03F 7/11 503 ,  G03F 7/20 521 ,  G03F 9/00 H ,  H01L 21/30 574 ,  H01L 21/30 525 K ,  H01L 27/10 621 C
F-Term (18):
2H025AA02 ,  2H025AA03 ,  2H025AB16 ,  2H025AC04 ,  2H025AC08 ,  2H025DA34 ,  2H025DA40 ,  5F046FA03 ,  5F046PA13 ,  5F083AD24 ,  5F083AD60 ,  5F083JA06 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083PR01
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page