Pat
J-GLOBAL ID：200903071012715579
半導体集積回路装置
Inventor：
Applicant, Patent owner：
,
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993337941
Publication number (International publication number)：1995201194
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】 メモリセルの読み出しに当り、セル電流のばらつきにより生じる“1”読みと、“0”読みのスピードのアンバランスに対して、安定したアクセスを可能にすると共に、メモリセルの閾値を検知して、電源の上限電圧の低下を抑制する。【構成】 MOSトランジスタから構成され、データを格納するメモリセルアレイ7において、選択されたメモリセルから読み出したデータを電圧VDATとして取り出す第1のバイアス電位設定回路1および第1の負荷回路4と、MOSトランジスタで構成されるダミーセル37により得られる参照電圧Vrefを取り出す第2のバイアス電位設定回路2および第2の負荷回路5と、電圧VDATと参照電圧Vrefを比較して、メモリセルアレイ7のデータの読み出しを行うカレントミラー型センス増幅器3と、参照電圧Vrefを制御すべくダミーセル37のゲート電位を切り替えるゲート電位制御回路6を備え、カレントミラー型センス増幅器3に与える参照電圧Vrefを、電圧VDATの“1”レベルと“0”レベルのほぼ中間になるように調整する。
Claim (excerpt)：
MOSトランジスタから構成され、データを格納するメモリセルと、前記メモリセルの電圧を選択的に取り出す第1の読み出し手段と、MOSトランジスタで構成されるダミーセルを通じて参照電圧を取り出す第2の読み出し手段と、前記第1の読み出し手段の出力と、前記第2の読み出し手段の出力を比較して、前記メモリセルからデータの読み出しを行うセンス増幅手段と、前記第2の読み出し手段の参照電圧を制御する参照電圧制御手段と、を備えることを特徴とする半導体集積回路装置。
IPC (2)：
FI (2)：
G11C 17/00 306 A
, G11C 17/00 520 C
Cited by examiner (10)
Show all
Return to Previous Page
