Pat
J-GLOBAL ID：200903071056520791
短チャネルMOS型トランジスタおよびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
船橋 国則
Gazette classification：公開公報
Application number (International application number)：1992203116
Publication number (International publication number)：1994021449
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：
【要約】【目的】 本発明は、短チャネルMOS型トランジスタにおいて、低温化プロセスによって、チャネル部の不純物の再分布を抑制することにより、所望の不純物濃度でチャネル部を形成して特性の向上を図る。【構成】 半導体基板11上にゲート絶縁膜14を介してゲート15を形成し、ゲート15の両側の半導体基板11の上層に浅い拡散層領域16,17を形成し、ゲート15の両側に絶縁部18を形成し、さらにゲート15とほぼ同等の高さのソース・ドレイン19,20領域を形成して、その上層に低抵抗層21,22を形成してなる。または、浅い拡散層領域16,17を絶縁部18側の半導体基板11の上層に形成し、さらに半導体基板11の上層に絶縁層(図示せず)を形成して、ゲート15とほぼ同等の高さのソース・ドレイン領域19,20を浅い拡散層領域16,17に接続する状態にして絶縁層上に形成したものである。
Claim (excerpt)：
半導体基板上にゲート絶縁膜を介して形成したゲートと、前記ゲートの両側に形成した絶縁部と、前記ゲートとほぼ同等の高さであって、前記絶縁部に対して前記ゲートとは反対側の前記半導体基板上に形成したソース・ドレイン領域と、前記各ソース・ドレイン領域の上層に形成した低抵抗層と、前記ゲートの両側における前記半導体基板の上層に形成した浅い拡散層領域とよりなることを特徴とする短チャネルMOS型トランジスタ。
IPC (2)：
H01L 29/784
, H01L 27/08 331
H01L 29/78 301 S
, H01L 29/78 301 X
Cited by examiner (6)
Show all
Return to Previous Page
