Pat

J-GLOBAL ID：200903071118627768

半導体パッケージとその製造方法

Inventor： 生稲 一洋 ,  嶋田 勇三 ,  内海 和明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1996189240
Publication number (International publication number)：1998041425
Application date： Jul. 18, 1996
Publication date： Feb. 13, 1998
Summary：

【要約】【課題】 Siウェーハの大口径化工程においてウェーハの補強材として作用し、LSIチップと全く同サイズでありながら低コストでリードレス接続が可能な半導体パッケージとその製造方法を提供する。【解決手段】 LSIチップ11を保持し、該LSIチップの電極14を該LSIチップが実装されるボードの電極と接続するためのチップサイズ半導体パッケージ12において、LSIチップ11と半導体パッケージ12とは一体に接合され、半導体パッケージ12には、LSIチップ11との接合面と反対の面にボードの電極と接続する電極16が形成され、半導体パッケージ12のボードの電極と接続する電極16と、LSIチップの電極14とは、半導体パッケージ12とLSIチップ11とを貫通するスルーホール15を経由する導体17により接続されている。

Claim (excerpt)：

LSIチップを保持し、該LSIチップの電極を該LSIチップが実装されるボードの電極と接続するためのチップサイズ半導体パッケージにおいて、前記LSIチップと前記半導体パッケージとは一体に接合され、前記半導体パッケージには、前記LSIチップとの接合面と反対の面に前記ボードの電極と接続する電極が形成され、前記半導体パッケージの前記ボードの電極と接続する電極と、前記LSIチップの電極とは、前記半導体パッケージと前記LSIチップとを貫通するスルーホールを経由する導体により接続されている、ことを特徴とする半導体パッケージ。