Pat
J-GLOBAL ID：200903071154019790

半導体パッケージおよびその製造方法

Inventor：
定別当 裕康

About 定別当 裕康


Applicant, Patent owner：
カシオ計算機株式会社

About カシオ計算機株式会社


Agent (1)： 花輪 義男
Gazette classification：公開公報
Application number (International application number)：2002274807
Publication number (International publication number)：2004111792
Application date： Sep. 20, 2002
Publication date： Apr. 08, 2004
Summary：
【課題】CCD等の光電変換デバイス領域を備えた半導体パッケージを薄型化し、且つ、その生産性を向上する。【解決手段】複数の半導体パッケージに対応するサイズのガラス基板9上の透明接着層8上には、下面に光電変換デバイス領域2を有するシリコン基板1が相互に離間して接着されている。この場合、シリコン基板1の下面周辺部およびその周囲には接続用配線7がシリコン1の接続パッド3に接続されて設けられている。そして、絶縁膜6、再配線11、柱状電極12、封止膜13および半田ボール14を形成した後に、シリコン基板1間において切断し、光電変換デバイス領域2を備えた半導体パッケージを複数個得る。【選択図】 図14
Claim (excerpt)：
一の面にデバイス領域を有するとともに該デバイス領域に接続される接続パッドを有する半導体基板と、該半導体基板の一の面側に設けられた支持基板と、前記半導体基板の他の面側に設けられた外部電極と、一部が前記半導体基板の周囲に延出され、前記接続パッドと前記外部電極とを電気的に接続する接続手段とを具備することを特徴とする半導体パッケージ。
IPC (3)：
H01L23/12 ,  H01L27/14 ,  H04N5/335
FI (3)：
H01L23/12 501P ,  H04N5/335 V ,  H01L27/14 D
F-Term (19)：
4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118CA02 ,  4M118CA09 ,  4M118EA01 ,  4M118HA02 ,  4M118HA12 ,  4M118HA26 ,  4M118HA30 ,  4M118HA31 ,  5C024CY47 ,  5C024CY48 ,  5C024EX22 ,  5C024EX23 ,  5C024EX24 ,  5C024EX25 ,  5C024EX50 ,  5C024EX55
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM