Pat
J-GLOBAL ID：200903071171059739
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993217549
Publication number (International publication number)：1995074326
Application date： Sep. 01, 1993
Publication date： Mar. 17, 1995
Summary：
【要約】【目的】NOR型スタック構造フラッシュEEPROMのメモリーセルのソース及びドレインのコンタクト構造の工夫によりセルの微細化をはかる【構成】ソース・ドレイン部にプラグ状コンタクトを形成し、ソースドレインともプラグ状コンタクトにより結線して、データ線上の2個のトランジスタ毎に能動素子領域を分離したことを特徴とする半導体装置及びその製造方法。【効果】ソース線の接続が拡散層配線から金属配線に変更されたことより、データ線上のトランジスタが2個づつ分離されるようになった為に、能動素子領域とポリシリコン配線層の合わせ余裕が不用となる。自己整合的にコンタクトを形成できるために、コンタクトの合わせ余裕の必要がない。ソース線が金属配線層で接続されるために微細化しても低抵抗が実現できる。コンタクト孔形成時、側壁保護膜形成工程で兼用するために、工程が省略できるためコストが低減できる。
Claim (excerpt)：
NOR型スタック構造フラッシュEEPROMに於て、(a)コントロールゲートとなる電極材の上部にゲート上部絶縁膜を形成する工程と、(b)コントロールゲート上に前記絶縁膜を残したままコントロールゲートに加工する工程と、(c)フローティング及びコントロールゲートに対して第2の絶縁膜をデポジションする工程と、(d)第2の絶縁膜をエッチバックにより側壁絶縁膜としてフローティング及びコントロールゲートの側壁に対して形成する工程と、(e)側壁絶縁膜に挟まれた領域をコンタクトホールとして電極材を形成する工程と、(f)エッチバックにより電極材をプラグ状コンタクトに形成する工程と、(g)データ線の埋め込まれたプラグ状コンタクト部をフォトリソグラフィー工程とエッチング工程により分離する工程と、(h)層間絶縁膜を形成する工程と、(i)フォトリソグラフィー工程とエッチング工程により層間絶縁膜にヴィアホールを形成する工程と、(j)金属配線によりデータ線を接続する工程、からなることを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
