Pat

J-GLOBAL ID：200903071184256622

電子回路の製造方法

Inventor： 西川 徹 ,  伊集院 正仁 ,  山田 收 ,  竹原 裕子 ,  佐藤 了平 ,  田村 光範 ,  岩田 泰宏
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1995096538
Publication number (International publication number)：1996293665
Application date： Apr. 21, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】電子部品を回路基板に位置決めし仮固定した状態で、フラックスを用いずに信頼性の高いはんだ接合を可能とする電子回路の製造方法を実現する。【構成】はんだ材3が予め供給された電子部品5とセラミック基板1とを、フラックスレスではんだ接合するとき、?@はんだ材3及び接続パターン2の各表面を清浄化処理して酸化膜や有機物汚染膜等の異物7を除去もしくは低減する。?Aはんだの融点以上の沸点を有する有機材料4を接続パターン2、はんだ材3を覆うように供給し電子部品5を基板1に位置決めすると共に仮固定する。?Bはんだ溶融時も接続部をこの有機材料で覆い接続部の酸化を防止し、はんだのぬれ性を確保する。有機材料4として分子中に水酸基を有するものを用いれば、はんだ表面の酸化物を還元除去でき好ましい。はんだ供給は、表面清浄化処理したはんだ粉と有機材料4とを成分とする、はんだペーストで行なうこともできる。

Claim (excerpt)：

回路基板の接続パターン及び電子部品の接続端子の少なくとも一方の被接続部に、予めはんだを供給しておく工程と、回路基板に電子部品を搭載し、フラックスを用いないで、これら両者の接続部をはんだ接続する工程とを有する電子回路の製造方法であって、前記はんだ接続する工程の前処理工程として、はんだを含む被接続部の表面を予め清浄化処理して異物を除去する表面清浄化処理工程を付加すると共に、前記はんだ接続する工程を、はんだの融点よりも高い沸点を有する有機材料を回路基板上に供給して電子部品を位置決めした状態で仮止めする工程と、位置決めされた回路基板と電子部品の少なくとも接続部表面を前記有機材料で被覆した状態で、はんだを加熱溶融してはんだ接続する工程とで構成して成る電子回路の製造方法。

IPC (2)：

H05K 3/34 507 ,  H01L 21/60 311

FI (2)：

H05K 3/34 507 C ,  H01L 21/60 311 Q

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-269896
  
• 特開平2-290693
  
• 電子部品の半田付け方法
  Gazette classification：公開公報   Application number：特願平3-269972   Applicant：テイーデイーケイ株式会社