Pat

J-GLOBAL ID：200903071185674142

半導体装置

Inventor： 戸枝 雅寛
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992317022
Publication number (International publication number)：1994163556
Application date： Nov. 26, 1992
Publication date： Jun. 10, 1994
Summary：

【要約】 (修正有)【目的】半導体基板上にエピタキシャル層を有する半導体装置において、ゲッタリング効果及びラッチアップフリー効果の得られるものを提供する。【構成】低濃度のP型シリコン基板1とP型エピタキシャル層3との境界部に、P+ 型不純物層2を形成する。このことによりラッチアップフリーでかつゲッタリング効果を有し、かつ、低濃度のP型シリコン基板を使用しているため、裏面からの不純物の外方拡散を完全に抑える事ができ、ウェットエッチングや高温長時間の拡散工程にも耐える事ができる。

Claim (excerpt)：

半導体基板上にエピタキシャル層を有する半導体装置において、前記エピタキシャル層と前記半導体基板との境界部にそのエピタキシャル層と半導体基板よりも不純物濃度の高い層を設けたことを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭60-089916
  
• 特開昭64-066932