Pat

J-GLOBAL ID：200903071204904090

出力バッファ回路

Inventor： 橋本 益典
Applicant, Patent owner： オリンパス光学工業株式会社
Agent (1)： 最上 健治
Gazette classification：公開公報
Application number (International application number)：1991350447
Publication number (International publication number)：1993167423
Application date： Dec. 11, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】 貫通電流を阻止し消費電力を低減すると共にスイッチングノイズの低減化を計った出力バッファ回路を提供する。【構成】 電源と接地間に直列に接続されたPチャネルMOSトランジスタ16とNチャネルMOSトランジスタ17とを設け、その接続点を出力端子19とし、PチャネルMOSトランジスタ16のゲート電極にはプリバッファ11の出力端子にアノードを接続したダイオード12のカソードを接続し、NチャネルMOSトランジスタ17のゲート電極にはプリバッファ11の出力端子にカソードを接続したダイオード13のアノードを接続し、入力端子に接続したプリバッファ11の出力端子とPチャネルMOSトランジスタ16のゲート電極との間に抵抗14を、NチャネルMOSトランジスタ17のゲート電極との間に抵抗15を接続して出力バッファ回路を構成する。

Claim (excerpt)：

入力端子に接続されたプリバッファと、電源と出力端子間に接続されたPチャネルMOSトランジスタと、出力端子と接地間に接続されたNチャネルMOSトランジスタと、プリバッファの出力端子にアノードを接続しPチャネルMOSトランジスタのゲート電極にカソードを接続した第1のダイオードと、プリバッファの出力端子にカソードを接続しNチャネルMOSトランジスタのゲート電極にアノードを接続した第2のダイオードとからなり、前記第1のダイオードを介して流れるPチャネルMOSトランジスタのゲート電極の充電時間が放電時間より速くなるように、また、前記第2のダイオードを介して流れるNチャネルMOSトランジスタのゲート電極の放電時間が充電時間より速くなるように設定し、前記Pチャネル及びNチャネルMOSトランジスタの各ゲート電極の駆動信号の立ち上がり時間及び立ち下がり時間に差をもたせたことを特徴とする出力バッファ回路。

IPC (3)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (2)：

H03K 19/00 101 F ,  H03K 17/687 F