Pat

J-GLOBAL ID：200903071385534523

トランジスタ製造方法

Inventor： ジョージ エイ.キトル ,  クイ - ゾン ホン
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998189198
Publication number (International publication number)：1999087711
Application date： Jul. 03, 1998
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】 高温アニール工程を実施することなく、抵抗率の低いシリサイド膜を形成すること。【解決手段】 半導体基板上にシリサイド化されたゲート構造体が絶縁された状態に配置されたトランジスタを製造する方法は、前記半導体基板上に絶縁された状態に配置された導電性構造体を形成する工程と、絶縁導電性構造体内にシリサイド増強物質を導入する工程と、絶縁導電性構造体の一部をアモルファス化する工程と、絶縁導電性構造体上に金属膜を形成する工程とを備え、前記金属膜が前記導電性構造体の前記アモルファス化された部分において、前記シリサイド増強物質と相互作用し、前記導電性構造体上に、より低い抵抗率のシリサイドを形成する。

Claim (excerpt)：

半導体基板上にシリサイド化されたゲート構造体が絶縁された状態に配置されたトランジスタを製造する方法において、前記半導体基板上に絶縁された状態に配置された導電性構造体を形成する工程と、絶縁導電性構造体内にシリサイド増強物質を導入する工程と、絶縁導電性構造体の一部をアモルファス化する工程と、絶縁導電性構造体上に金属膜を形成する工程とを備え、前記金属膜が前記導電性構造体の前記アモルファス化された部分において、前記シリサイド増強物質と相互作用し、前記導電性構造体上に、より低い抵抗率のシリサイドを形成するトランジスタ製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 G ,  H01L 21/28 301 T