Pat
J-GLOBAL ID：200903071422069470
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993290060
Publication number (International publication number)：1995122644
Application date： Oct. 26, 1993
Publication date： May. 12, 1995
Summary：
【要約】【目的】 深さが異なるスルーホールが混在する多層配線において、深さが深いスルーホールに対して導体を好適に埋設することを可能とする。【構成】 高さ位置が異なる複数の下層配線103,105に対してそれぞれ異なる深さのスルーホール107,108を開設した後、各スルーホール内に高さ位置の高い下層配線のスルーホール(深さの浅いスルーホール)108の深さに等しい厚さまで第1の導体109を成長させ、かつ高さ位置の低い下層配線のスルーホール(深さの深いスルーホール)107内に第1の導体109に重ねて第2の導体111を成長させて埋設する。深さの深いスルーホール108を第1の導体109と第2の導体111とで埋設することで、第2の導体の埋設時のアスペクト比を小さくし、好適な埋設が可能となる。
Claim (excerpt)：
高さ位置が異なる複数の下層配線と、一の上層配線とをそれぞれスルーホールによって電気接続する多層配線を備える半導体装置において、高さ位置の低い下層配線と上層配線とを接続する深さの深いスルーホールは、その底部から途中の高さ位置まで第1の導体が埋設され、それより上側に第2の導体が埋設されていることを特徴とする半導体装置。
IPC (4)：
H01L 21/768
, C23C 16/08
, C23C 18/16
, H05K 1/02
