Pat
J-GLOBAL ID：200903071427610373
半導体集積回路装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1997035798
Publication number (International publication number)：1998233455
Application date： Feb. 20, 1997
Publication date： Sep. 02, 1998
Summary：
【要約】【課題】 トランジスタの電極と抵抗素子がシリコンで形成され、トランジスタの電極をシリサイド化する際に、抵抗素子の高抵抗を確保するために抵抗素子の表面をマスクする技術では、そのためのマスク工程が増加する。【解決手段】 トランジスタの電極を形成するためのシリコン16の一部を、抵抗素子を形成するシリコン10Aの上に残し、これを保護膜16Aとする。トランジスタのエミッタ電極18のシリコンをシリサイド化する際に、この保護膜16Aによって抵抗素子10Aの表面の抵抗領域となる部分のシリサイド化が防止され、高抵抗が確保される。また、保護膜16Aはエミッタ電極18と同じマスク工程で形成できるため、マスク工程が増加されることはない。
Claim (excerpt)：
半導体基板上に形成された第1導電型のシリコンからなる抵抗素子と、この抵抗素子に対して配線を接続するためのコンタクト領域以外の抵抗素子表面に設けられた絶縁膜と、この該絶縁膜の上部に設けられた第2導電型のシリコンとが備えられ、前記抵抗素子のコンタクト領域はシリサイド化されていることを特徴とする半導体集積回路装置。
IPC (2)：
H01L 21/8222
, H01L 27/06
