Pat

J-GLOBAL ID：200903071433919572

半導体装置およびパッケージならびにそれらの製造方法

Inventor： 吉田 浩 ,  東條 剛
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：1998251602
Publication number (International publication number)：2000082865
Application date： Sep. 04, 1998
Publication date： Mar. 21, 2000
Summary：

【要約】【課題】 ショートを防止しつつ高い放熱効果を得ることができる半導体装置およびパッケージならびにそれらの製造方法を提供する。【解決手段】 パッケージ10内に金属よりなる導電性配設基板13を備える。導電性配設基板13には窪み部と突部とが形成されており、窪み部には絶縁性配設基板14が配設されている。絶縁性配設基板14はAlNよりなる絶縁基板を有しており、その表面には配線が配設されている。絶縁性配設基板14および導電性配設基板13の上にはIII族ナイトライド化合物半導体層が積層された半導体レーザ20が配設されている。半導体レーザ20はn側電極が絶縁性配設基板14に対して当接されており、p側電極が導電性配設基板13に当接されている。半導体レーザ20において発生した熱は導電性配設基板13により放熱され、n側電極とp側電極とのショートは絶縁性配設基板14により防止される。

Claim (excerpt)：

一面に窪み部および突部を有する導電性配設基板と、この導電性配設基板の窪み部に対して配設された絶縁性配設基板と、一部が前記導電性配設基板に対して配設され、他の一部が前記絶縁性配設基板に対して配設された半導体素子とを備えたことを特徴とする半導体装置。

IPC (2)：

H01S 5/30 ,  H01L 33/00

FI (2)：

H01S 3/18 ,  H01L 33/00 C

F-Term (19)：

5F041AA33 ,  5F041CA04 ,  5F041CA05 ,  5F041CA33 ,  5F041CA34 ,  5F041CA35 ,  5F041CA36 ,  5F041CA40 ,  5F041CA46 ,  5F041DA01 ,  5F073AA20 ,  5F073AA74 ,  5F073AB05 ,  5F073CA05 ,  5F073CA07 ,  5F073FA14 ,  5F073FA15 ,  5F073FA16 ,  5F073FA24