Pat

J-GLOBAL ID：200903071448788091

薄膜半導体装置の作製方法

Inventor： 須沢 英臣 ,  山崎 舜平 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1995262594
Publication number (International publication number)：1996153699
Application date： Sep. 14, 1995
Publication date： Jun. 11, 1996
Summary：

【要約】 (修正有)【目的】 薄膜トランジスタのソース/ドレイン間のリーク電流を減少させる。【構成】 シリコンをエッチングする作用を有する液体又は非電離状態の気体を用いて、シリコン膜をエッチングして、テーパー状のエッヂを有する島状シリコン半導体領域105を形成する。もしくは、ドライエッチング法によってテーパー状のエッヂ部を有する島状シリコン半導体領域を形成し、当該液体又は気体を用いて、エッヂ部分をエッチングして、プラズマによるダメージを受けた部分107を除去する。これらのエッチング方法により、プラズマダメージの無い、テーパ状の島状シリコン領域112を得ることができる。当該部分に起因するソース/ドレイン間のリーク電流を低減できる。また、ゲイト電極が島状シリコン領域を横断する際の断線等の不良が低減できる。

Claim (excerpt)：

シリコンをエッチングする作用を有する非プラズマ処理によりテーパー状のエッジを有する島状のシリコン半導体領域を形成することを特徴とする薄膜半導体装置の作製方法。

IPC (3)：

H01L 21/306 ,  H01L 29/786 ,  H01L 21/336

FI (3)：

H01L 21/306 Q ,  H01L 29/78 612 B ,  H01L 29/78 627 C