Pat

J-GLOBAL ID：200903071454448430

半導体集積回路装置の製造方法および半導体集積回路装置

Inventor： 若原 ▲祥▼史 ,  玉置 洋一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997079658
Publication number (International publication number)：1998275915
Application date： Mar. 31, 1997
Publication date： Oct. 13, 1998
Summary：

【要約】【課題】 SOI基板上に形成されたMISトランジスタにおけるソース領域の寄生容量の増加を最小限に抑えながら、インパクトイオン化で生じたキャリヤを逃がせる量を増加させる。【解決手段】 SOI基板1の半導体層1c上に形成されたnチャネル形のMOS・FET3nの動作時にインパクトイオン化で生じた正孔をフィールド絶縁膜2下に逃がすべく、半導体層1cにp形不純物のホウ素をイオン注入法によって打ち込む際に、ゲート電極3ngを形成した後、そのp形不純物がゲート電極3ng直下においては半導体層1cで止まるようにし、それ以外の領域では半導体層1cよりも深い位置まで打ち込まれるようにすることにより、ゲート電極3ngの直下にのみホウ素が高濃度に含有された半導体領域8を自己整合的に形成した。

Claim (excerpt)：

絶縁層上に素子形成用の薄い半導体層を設けてなるSOI基板を備え、前記薄い半導体層上にMISトランジスタを設けてなる半導体集積回路装置の製造方法であって、前記MISトランジスタのゲート電極を形成した後、前記MISトランジスタの導電形とは反対導電形の不純物を前記SOI基板に対して導入する際に、前記反対導電形の不純物が、前記ゲート電極の形成領域以外において前記薄い半導体層の厚さよりも深い位置まで打ち込まれ、かつ、前記ゲート電極下において前記薄い半導体層の厚さよりも浅い位置に打ち込まれる条件で、前記反対導電形の不純物の導入処理を行う工程を有することを特徴とする半導体集積回路装置の製造方法。

IPC (4)：

H01L 29/786 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/336

FI (4)：

H01L 29/78 618 F ,  H01L 27/08 102 C ,  H01L 29/78 616 A ,  H01L 29/78 626 B