Pat

J-GLOBAL ID：200903071460068410

半導体基体の作成方法及び半導体基体

Inventor： 坂本 勝
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1994121146
Publication number (International publication number)：1995099295
Application date： Jun. 02, 1994
Publication date： Apr. 11, 1995
Summary：

【要約】【目的】 貼り合わせ法による半導体基体の作成方法において、貼り合わせ強度の弱い部分の剥れを防止しデバイスの歩留りを向上し、コストを低下させる。【構成】 単結晶半導体領域を有する第1の基体302を絶縁物領域を有する第2の基体301と貼り合わせる工程(d)と、前記貼り合わせた基体の前記第1の基体302側の貼り合わせ強度の弱い部分303を選択的に除去する工程(e),(f)と、を有することを特徴とする半導体基体の作成方法。

Claim (excerpt)：

単結晶半導体領域を有する第1の基体を絶縁物領域を有する第2の基体と貼り合わせる工程と、前記貼り合わせた基体の前記第1の基体側の貼り合わせ強度の弱い部分を選択的に除去する工程と、を有することを特徴とする半導体基体の作成方法。

IPC (3)：

H01L 27/12 ,  H01L 21/76 ,  H01L 21/762

FI (2)：

H01L 21/76 P ,  H01L 21/76 D