Pat

J-GLOBAL ID：200903071463899126

薄膜電界効果型トランジスタ

Inventor： 池田 直康
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1992048989
Publication number (International publication number)：1993251700
Application date： Mar. 06, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】ゲート層とドレイン層のパターンの重ね合わせがずれても、薄膜電界効果型トランジスタの寄生容量を一定にして、画面内のどの画素でも同一のフィードスルー電圧になるような薄膜電界効果型トランジスタを得る。【構成】 クロムゲート電極3に対して、互いにドレイン電極とソース電極が逆に位置するように2つのTFTを1つの画素に並列に接続する。この結果、ゲート電極とドレイン電極の重ね合わせがずれ、上側のTFTのCGSが増加または減少しても同じ容量だけ下側のTFTのCGSが減少または増加するので、CGSの合計値は一定に保たれる。

Claim (excerpt)：

絶縁基板上に形成されたゲート電極と、前記ゲート電極に重なる形でドレイン電極及びソース電極が形成される構造の薄膜電界効果型トランジスタにおいて、前記ゲート電極とオーバーラップしドレインバスラインに接続されるドレイン電極と画素電極に接続されるソース電極が配設され薄膜電界効果型トランジスタを構成し、前記ゲート電極もしくは前記ゲート電極が接続されているのと同一のゲートバスラインに接続された前記ゲート電極とは別のゲート補助電極とオーバーラップし前記画素電極に接続されるソース補助電極が配設され、前記ソース電極と前記ソース補助電極の幅は同一で、前記ソース電極とオーバーラップしている前記ゲート電極のエッジ部と前記ゲート補助電極とオーバーラップしている前記ゲート電極もしくはゲート補助電極のエッジ部が平行で、前記ソース補助電極が前記ゲート電極もしくは前記ゲート補助電極に対して前記ゲート電極とオーバーラップする前記ドレイン電極と同じ方向からオーバーラップする構造を有することを特徴とする薄膜電界効果型トランジスタ。

IPC (2)：

H01L 29/784 ,  G02F 1/136 500

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-121422
  
• 液晶表示装置
  Gazette classification：公開公報   Application number：特願平3-281548   Applicant：三洋電機株式会社