Pat
J-GLOBAL ID:200903071590077780

半導体基体とその作製方法

Inventor:
Applicant, Patent owner:
Agent (1): 福森 久夫
Gazette classification:公開公報
Application number (International application number):1996305356
Publication number (International publication number):1998150176
Application date: Nov. 15, 1996
Publication date: Jun. 02, 1998
Summary:
【要約】【課題】 本発明は、従来技術では実現し得なかった低温プロセスによる作製が可能であり高品質な半導体基板及びその作製方法を提供し、さらに、大電流駆動能力化、配線上伝搬信号の高速化、放熱能力の向上による高信頼化を実現できるSOIデバイスを作製することが可能な半導体基板を提供する。【解決手段】 本発明の半導体基板は、半導体領域に隣接して、シリコン酸化膜と、シリコン窒化物膜及び/又はアルミニウム窒化物膜とからなる絶縁層を備え、該半導体領域と隣接する以外の該絶縁層の表面に隣接して導電性材料を備え、該導電性材料の少なくとも一部は金属と金属との反応、金属と半導体との反応、金属と金属半導体化合物との反応又は半導体と金属半導体化合物との反応の少なくとも1つの反応させることにより得られ、かつ該絶縁層と隣接する以外の該導電性材料表面の少なくとも一部は半導体表面層であることを特徴とする。
Claim (excerpt):
シリコン酸化物膜と、シリコン窒化物膜及び/又はアルミニウム窒化物膜とから成る絶縁層を介して、半導体領域及び基体を有し、該基体は、前記絶縁層側から、少なくとも一部が金属と金属との反応、金属と半導体との反応、金属と金属半導体化合物との反応又は半導体と金属半導体化合物との反応の少なくとも1つの反応により得られた導電性材料層と、半導体層とを備えたことを特徴とする半導体基体。
IPC (2):
H01L 27/12 ,  H01L 29/40
FI (2):
H01L 27/12 B ,  H01L 29/40 A
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page