Pat

J-GLOBAL ID：200903071720180197

半導体装置及びその製造方法

Inventor： 安永 友子 ,  獅子口 清一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997029178
Publication number (International publication number)：1998229187
Application date： Feb. 13, 1997
Publication date： Aug. 25, 1998
Summary：

【要約】【課題】 ゲート電極とソース、ドレイン領域を同時に選択シリコン成長によりせり上げる工程を有する絶縁ゲート型電界効果トランジスタにおいて、ゲートとソースもしくはドレイン間のリーク電流が発生するという問題があった。【解決手段】 ゲートサイドウォール絶縁膜の上部に平坦部を形成する。

Claim (excerpt)：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極の側壁に設けられたサイドウォールの上面に平坦部を有していることを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-131585
  
• 特開昭62-117329