Pat
J-GLOBAL ID：200903071725830297
強誘電体メモリの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991236634
Publication number (International publication number)：1993075137
Application date： Sep. 17, 1991
Publication date： Mar. 26, 1993
Summary：
【要約】【目的】本発明は、製造時に抗電界以上の電圧が印加された場合に、強誘電体薄膜内に生じた残留する分極を消滅させ、動作特性が安定した強誘電体メモリの製造方法を提供することを目的とする。【構成】本発明は、強誘電体メモリをウエハ上に形成する際に、ウエハ形状の特性チェック等のウエハ評価工程の後、或いはパッシベーション、モールド等の加熱工程前に、抗電界以上の電圧を持つ正極性の2連パルスと負極性のパルスからなる3連パルスの矩形波形電圧を残留分極が生じている形成層もしくは素子に印加する残留分極消滅操作工程を組み入れることにより、前記残留分極を消滅する製造方法である。
Claim (excerpt)：
強誘電体膜の両主面を一対の導電体で挟んで形成される容量セルを有する強誘電体メモリの製造方法において、前記強誘電体メモリの形成中に前記容量セルに抗電界以上の電圧を印加して、残留する分極が生じた該容量セルに対して、急激な加熱変化、応力変化及び振動を伴う製造工程の前に、複数の正,負極性のパルスが印加される残留分極消滅操作工程を挿入し、強誘電体薄膜内に生じた前記残留分極を消滅することを特徴とする強誘電体メモリの製造方法。
IPC (3)：
H01L 29/788
, H01L 29/792
, H01L 49/00
