Pat

J-GLOBAL ID：200903071760592056

半導体装置

Inventor： 牛久 幸広
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999202502
Publication number (International publication number)：2000040826
Application date： Sep. 14, 1990
Publication date： Feb. 08, 2000
Summary：

【要約】【課題】薄いゲート酸化膜を有し、金属をゲート材料とし、セルファラインでソース/ドレイン領域が形成された、浅いチャネル領域の、0.5μm以下のゲート長を持つ微細なMOSトランジスタを実現する。【解決手段】ソース領域、チャネル領域、ドレイン領域と、ソース領域とドレイン領域との領域上に熱酸化膜を介して形成された層間酸化膜と、チャネル領域上に自己整合的に形成されたゲート酸化膜と、チャネル領域上にゲート酸化膜を介して自己整合的に形成されたゲート電極とからなるMOSトランジスタ。

Claim (excerpt)：

半導体基板と、前記半導体基板上面に互いに離間して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体基板上面に形成されたチャネル領域と、前記ソース領域上及び前記ドレイン領域上に形成された第1の酸化膜と、前記チャネル領域上に形成された第2の酸化膜と、前記ソース領域上及び前記ドレイン領域上に前記第1の酸化膜を介して形成された二酸化珪素膜と、前記チャネル領域上に前記第2の酸化膜を介して形成されたゲート電極とを具備し、前記第2の酸化膜は前記第1の酸化膜とは異なる膜であることを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 29/43

FI (4)：

H01L 29/78 301 P ,  H01L 21/28 301 R ,  H01L 29/62 G ,  H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭55-096681
  
• 特開昭62-054960