Pat
J-GLOBAL ID：200903071791359031
半導体デバイスの改良
Inventor：
,
Applicant, Patent owner：
Agent (1)：
飯田 伸行
Gazette classification：公開公報
Application number (International application number)：1997168083
Publication number (International publication number)：1998070271
Application date： Jun. 10, 1997
Publication date： Mar. 10, 1998
Summary：
【要約】【課題】 トレンチの側壁にVMOSゲートが配置されたトレンチをベースとするIGBTにおいて、デバイスのエッジにおける高い電界勾配の発生に起因して電圧ブレークダウン性能が最適値より低下することを防止する。【解決手段】 デバイスのアクティブ領域を取り囲む導電性領域がトレンチの底部の深さまで上記デバイスの基板中に延在する。この導電性領域は上記トレンチの上部にある領域の導電形とは反対の導電形を有する半導体物質である。これは電気的ブレークダウンに対して非常に改善された不感知性を提供する。
Claim (excerpt)：
当該半導体トレンチデバイスの第1の表面から延びる1つ又はそれ以上のトレンチを有するアクティブ領域と、該アクティブ領域を取り囲む導電性領域とを含み、前記トレンチと関連した少なくとも1つのp-n接合を横切る電流の流れが前記トレンチの側壁に配置されたゲート電極領域によって制御可能であり、前記導電性領域は前記トレンチの底部の深さまで実質的に延在し、かつ前記トレンチの直ぐ下側にある半導体領域の導電形と反対の導電形を有する半導体物質より構成されていることを特徴とする半導体トレンチデバイス。
FI (2)：
H01L 29/78 652 P
, H01L 29/78 653 A
