Pat

J-GLOBAL ID：200903071840715922

半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法

Inventor： 市原 昌文
Applicant, Patent owner： 株式会社明電舎
Agent (1)： 志賀 富士弥 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996085611
Publication number (International publication number)：1997285105
Application date： Apr. 09, 1996
Publication date： Oct. 31, 1997
Summary：

【要約】【課題】 電圧分担のため直列多重化され、スイッチング制御が行われる半導体スイッチング素子1,2,3,4のスイッチングタイミングを一致させることができる半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法を提供する。【解決手段】 半導体スイッチング素子1,2,3,4の各々に印加される電圧を測定し、該測定電圧から各素子の電圧のばらつき量を電圧ばらつき量検出手段11a,11bによって検出し、該電圧ばらつき量からディレイ量決定手段12a,12bによってディレイ量を求め、該ディレイ量に応じて、ゲートパルス生成回路14から各素子へ送出されるゲート信号をディレイ回路13a,13bによって遅延、調整する。

Claim (excerpt)：

直列多重化され、スイッチング制御が行われる半導体スイッチング素子の各々に印加される電圧を測定し、該測定電圧から半導体スイッチング素子の電圧のばらつき量を検出し、該電圧ばらつき量からディレイ量を求め、該ディレイ量に基づいて、半導体スイッチング素子のゲート信号の遅れを調整して前記ばらつきを補正することを特徴とする半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法。

IPC (6)：

H02M 1/08 341 ,  G05F 1/10 301 ,  H02M 1/00 ,  H03K 17/10 ,  H03K 17/16 ,  H02M 7/48

FI (6)：

H02M 1/08 341 B ,  G05F 1/10 301 A ,  H02M 1/00 M ,  H03K 17/10 ,  H03K 17/16 M ,  H02M 7/48 Q