Pat

J-GLOBAL ID：200903071862441060

半導体装置の製造方法

Inventor： 宮田 幸児
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1999256014
Publication number (International publication number)：2001085390
Application date： Sep. 09, 1999
Publication date： Mar. 30, 2001
Summary：

【要約】【課題】ダマシン・プロセスにおいて、機械的強度の小さい多孔質の低誘電率材料を用いて絶縁層11を構成した場合にも、絶縁層11の破壊を防止する。【解決手段】半導体装置の製造方法は、(イ)基体10上に絶縁層11を形成した後、絶縁層11に凹部12を形成する工程と、(ロ)凹部12内を含む絶縁層11上に、導電材料層14を形成する工程と、(ハ)少なくとも絶縁層11の上面より上に位置する導電材料層14の部分を酸化する工程と、(ニ)絶縁層11の上面より上に位置する導電材料層14Aの部分をエッチング法を用いて除去することにより、主として未酸化の導電材料層から成り、上面の高さが絶縁層11の上面の高さと略等しい埋込み部14Bを凹部12内に残す工程、を有する。

Claim (excerpt)：

(イ)基体上に絶縁層を形成した後、絶縁層に凹部を形成する工程と、(ロ)凹部内を含む絶縁層上に、導電材料層を形成する工程と、(ハ)少なくとも絶縁層の上面より上に位置する導電材料層の部分を酸化する工程と、(ニ)絶縁層の上面より上に位置する導電材料層の部分をエッチング法を用いて除去することにより、主として未酸化の導電材料層から成り、上面の高さが絶縁層の上面の高さと略等しい埋込み部を凹部内に残す工程、を有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3065 ,  H01L 21/3213

FI (2)：

H01L 21/302 J ,  H01L 21/88 D

F-Term (70)：

5F004AA16 ,  5F004BA04 ,  5F004BA13 ,  5F004BA20 ,  5F004BB11 ,  5F004CA02 ,  5F004DA00 ,  5F004DA18 ,  5F004DA22 ,  5F004DA23 ,  5F004DA24 ,  5F004DA26 ,  5F004DA27 ,  5F004DB00 ,  5F004DB03 ,  5F004DB08 ,  5F004DB10 ,  5F004DB12 ,  5F004DB17 ,  5F004DB23 ,  5F004EA10 ,  5F004EA38 ,  5F004EB02 ,  5F004EB03 ,  5F033HH07 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH23 ,  5F033HH27 ,  5F033HH28 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033LL08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ73 ,  5F033QQ89 ,  5F033RR04 ,  5F033RR06 ,  5F033SS22 ,  5F033WW03 ,  5F033XX00 ,  5F033XX24