Pat

J-GLOBAL ID：200903071873774193

半導体装置の製造方法

Inventor： 木村 真美 ,  大谷 成元
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993309662
Publication number (International publication number)：1995142452
Application date： Nov. 17, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】 DRAM等の半導体装置の製造方法に関し、エッチング速度が大きく、対象材料に依存せず、残渣を残さない、SrTiO3 等の高誘電体のエッチング方法を提供する。【構成】 基板の上に形成されたSrTiO3 等の高誘電体膜を、例えば-20°C以下に冷却した状態で、Xe,Kr,Cs等の質量が大きいイオンを用いてイオンミリングすることによってエッチングする。このイオンミリングには、チャンバー1内に導入ガスをイオン化するためのヒーター2と、イオンを加速するための加速電極3と、ガス導入管4と、排気管5と、イオンが放出される位置に配置され、冷却装置8と、加熱装置9と、被加工体7を載置するステージ6を具える装置を用いる。このイオンミリングをバルクの高誘電材料をエッチングする際にも適用することができる。

Claim (excerpt)：

基板上に形成された高誘電体膜を、冷却した状態でイオンミリングすることによってパターニングする工程を含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/3065 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108

FI (3)：

H01L 21/302 D ,  H01L 27/04 C ,  H01L 27/10 325 J