Pat
J-GLOBAL ID:200903071892699976

半導体装置とその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 斉藤 武彦 (外1名)
Gazette classification:公表公報
Application number (International application number):1997502818
Publication number (International publication number):1999508087
Application date: Jun. 14, 1996
Publication date: Jul. 13, 1999
Summary:
【要約】トレンチゲートパワーダバイス、ロジックトランジスタまたはメモリセル等半導体装置の構造の一部としてドープしたトレンチを形成する方法。トレンチ(3)は、マスク(2)を使用して半導体基板(1)に形成される。トレンチは電極材料(5)が部分的に充填され、トレンチの側壁はマスク(2)で所定位置にドープされる。
Claim (excerpt):
半導体装置の構造の一部としてドープしたトレンチを形成する方法において、 (i)トレンチ領域を形成するためマスクを使用して半導体基板にトレンチを形成すること; (ii) a)トレンチに充填しトレンチの内容物の一部を除去して部分的に充填したトレンチを残すか、または b)トレンチに部分的に充填すること;および (iii)マスクを所定位置においてトレンチの側壁をドープすること、よりなる方法。
IPC (3):
H01L 21/336 ,  H01L 21/265 ,  H01L 29/78
FI (4):
H01L 29/78 658 A ,  H01L 29/78 653 C ,  H01L 29/78 652 B ,  H01L 21/265 R
Patent cited by the Patent:
Cited by examiner (5)
  • 特開平3-085765
  • 特開平1-108762
  • 特開平2-309678
Show all

Return to Previous Page