Pat

J-GLOBAL ID：200903071895061859

半導体装置

Inventor： 森 本 豊 太 ,  百 瀬 寿 代 ,  岩 井 洋
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992071701
Publication number (International publication number)：1993275690
Application date： Mar. 27, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【構成】 第1導電型の半導体基板1表面部におけるチャネル形成領域の一方の側に形成された上記第1導電型とは逆の第2導電型のドレイン領域6と、上記半導体基板表面部における上記チャネル形成領域の他方の側に形成された上記第2導電型のソース領域5と、上記チャネル形成領域上に形成され、ゲート絶縁膜厚Toxが2.5nm以下で且つゲート長Lが0.5μm以下のゲート電極部3,4とを備える。【効果】 ショートチャネル効果に対する耐性と素子スピード向上とを満足し素子の微細化を推進する。

Claim (excerpt)：

第1導電型の半導体基板表面部におけるチャネル形成領域の一方の側に形成された前記第1導電型とは逆の第2導電型のドレイン領域と、前記半導体基板表面部における前記チャネル形成領域の他方の側に形成された前記第2導電型のソース領域と、前記チャネル形成領域上に形成され、ゲート絶縁膜厚が2.5nm以下で且つゲート長が0.5μm以下のゲート電極部とを備えたMISFETを構成する半導体装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-170044
  
• 特開平3-280465
  
• 特開平2-273934