Pat

J-GLOBAL ID：200903071930952559

MOS型ヘテロ構造および該構造を備えた半導体装置ならびにその製造方法

Inventor： 丹羽 正昭
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999012697
Publication number (International publication number)：2000216378
Application date： Jan. 21, 1999
Publication date： Aug. 04, 2000
Summary：

【要約】【課題】トランジスタの信頼性、応答速度、書き込み/読み出し特性を向上させる。【解決手段】 表面シリコン原子の再配列によって形成した複数のステップ11およびテラス12を有するミスオリエンテーション基板10を用いて、その基板10のテラス12上にエピタキシャル成長させた極薄の結晶質二酸化シリコン膜15をゲート絶縁膜としてMOS電界効果型トランジスタを構成する。

Claim (excerpt)：

単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された絶縁膜と、前記絶縁膜上に形成された導電部材とを備えたMOS型ヘテロ構造であって、前記単結晶シリコン基板の前記表面は、表面シリコン原子の再配列によって形成された原子レベルで平坦な面を有しており、前記絶縁膜は、前記単結晶シリコン基板の前記表面における前記面上にエピタキシャル成長した結晶質二酸化シリコンを含んでいるMOS型ヘテロ構造。

IPC (4)：

H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 29/78 301 G ,  H01L 29/78 301 Q ,  H01L 29/78 371

F-Term (27)：

5F001AA06 ,  5F001AA22 ,  5F001AA25 ,  5F001AA30 ,  5F001AA33 ,  5F001AA62 ,  5F001AB02 ,  5F001AB08 ,  5F001AD12 ,  5F001AE08 ,  5F001AF07 ,  5F001AG22 ,  5F001AG26 ,  5F040DA01 ,  5F040DA19 ,  5F040DC01 ,  5F040EA08 ,  5F040EC00 ,  5F040EC07 ,  5F040EC19 ,  5F040ED01 ,  5F040ED03 ,  5F040ED06 ,  5F040EE01 ,  5F040EE02 ,  5F040FC00 ,  5F040FC05