Pat
J-GLOBAL ID：200903071968243039

半導体装置の製造方法

Inventor：
武内 英樹

About 武内 英樹


Applicant, Patent owner：
新日本製鐵株式会社

About 新日本製鐵株式会社


Agent (1)： 大島 陽一
Gazette classification：公開公報
Application number (International application number)：1993105185
Publication number (International publication number)：1994291201
Application date： Apr. 06, 1993
Publication date： Oct. 18, 1994
Summary：
【要約】 (修正有)【目的】 製造工程を煩雑にすることなく、かつ製造装置を複雑化することのない、Cu配線を用いた半導体装置の製造方法を提供する。【構成】 半導体基板1上に配線としての銅(Cu膜)4を形成する過程と、前記Cu膜上に層間絶縁膜としての酸化シリコン(SiO2)膜7を形成する過程とを有する半導体装置の製造方法に於いて、前記Cu膜4を形成した後に、CVD装置を用いて、前記Cu膜に水素(H2)ガス及び所定のエネルギーを供給することにより、前記Cu膜の表面に生成した自然酸化膜を還元する過程と、前記還元過程に連続して、前記CVD装置にて、前記Cu膜の表面に酸化シリコン(SiO2)膜を形成する過程とからなることを特徴とする半導体装置の製造方法を提供することにより、Cu酸化膜の除去を、チャンバ内で水素ガスを用いて還元することにより行い、製造装置が複雑にならず、また製造工程が複雑にならない。
Claim (excerpt)：
半導体基板上に配線としてのCu膜を形成する過程と、前記Cu膜上に層間絶縁膜としての酸化シリコン(SiO2)膜を形成する過程とを有する半導体装置の製造方法に於いて、前記Cu膜を形成した後に、CVD装置を用いて、前記Cu膜に水素(H2)ガス及び所定のエネルギーを供給することにより、前記Cu膜の表面に生成した自然酸化膜を還元する過程と、前記還元過程に連続して、前記CVD装置にて、前記Cu膜の表面に酸化シリコン(SiO2)膜を形成する過程とからなることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/90 ,  H01L 21/3205
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM