Pat
J-GLOBAL ID：200903072028927556
半導体記憶装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991172261
Publication number (International publication number)：1993020884
Application date： Jul. 12, 1991
Publication date： Jan. 29, 1993
Summary：
【要約】【目的】ビット線間のカップリング・ノイズを効果的に低減した半導体記憶装置を提供することを目的とする。【構成】ビット線をVccにプリチャージするためのトランジスタQ41,Q42、ビット線をVssにプリチャージまたは電位固定するトランジスタQ31〜Q34、アドレスにより選ばれた選択ビット線について、Vccにプリチャージされたビット線とVssにプリチャージされたビット線同志を短絡して(Vcc+Vss)/2に設定する短絡用トランジスタQ11,Q12、および選択ビット線のプリチャージ電位を微調整するためのプリチャージ用トランジスタQ21,Q22を有し、選択ビット線を挟む非選択ビット線をデータ読出し動作の間、トランジスタQ31〜Q34の制御によって電位固定するようにした。
Claim (excerpt)：
複数本のビット線と、このビット線と交差して配設された複数本のワード線と、前記ビット線とのワード線の交差位置に配置されてワード線により駆動されてビット線との間でデータのやり取りが行われる書替え可能なメモリセルと、前記ビット線に接続されて前記ワード線により選択されたビット線に読み出されたメモリセルのデータを検出するビット線センスアンプと、前記複数本のビット線のうちアドレスにより所定本数毎に選択された複数本の選択ビット線に対して、データ読出し前に予め所定の組み合わせで第1,第2の二種の電位にプリチャージする手段と、前記第1の電位と第2の電位にプリチャージされた選択ビット線同志を短絡して、全ての選択ビット線を第1の電位と第2の電位の間の第3の電位に設定するビット線短絡手段と、前記複数本のビット線のうちアドレスにより選択されない非選択ビット線をデータ読出しの間所定の基準電位に固定するビット線電位固定手段と、を備えたことを特徴とする半導体記憶装置。
IPC (2)：
FI (2)：
G11C 17/00 309 F
, H01L 27/10 325 V
