Pat
J-GLOBAL ID:200903072067113680

半導体基板、半導体薄膜の作製方法および多層構造体

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1999132985
Publication number (International publication number):2000036583
Application date: May. 13, 1999
Publication date: Feb. 02, 2000
Summary:
【要約】【課題】 COP、FPD等のバルクウエハ特有の欠陥の少ない単結晶シリコン層を提供する。【解決手段】 水素アニール処理されている表層部12を有する第1の基板10を用意する工程、第1の基板10に、表層部12側から水素、等をイオン注入し分離層14を形成する分離層形成工程、第1の基板10と第2の基板15とを、表層部が内側に位置するよう貼り合わせて多層構造体を形成する貼り合わせ工程、及び多層構造体を分離層14を利用して分離し、第2の基板上に低欠陥層16を移設する移設工程を有する。
Claim (excerpt):
水素アニール処理されている表層部を有する第1の基板を用意する工程、該第1の基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも1種の元素をイオン注入し分離層を形成する分離層形成工程、該第1の基板と第2の基板とを、該表層部が内側に位置するよう貼り合わせて多層構造体を形成する貼り合わせ工程、及び該多層構造体を該分離層で分離し、該第2の基板上に該表層部の少なくとも一部を移設する移設工程、を有することを特徴とする半導体基板の作製方法。
IPC (2):
H01L 27/12 ,  H01L 21/265
FI (2):
H01L 27/12 B ,  H01L 21/265 Q
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page