Pat
J-GLOBAL ID：200903072075811213
半導体記憶装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993003931
Publication number (International publication number)：1994216335
Application date： Jan. 13, 1993
Publication date： Aug. 05, 1994
Summary：
【要約】【目的】 MOSトランジスタを直列接続したNAND型メモリセル構造において、高集積化に際し、十分な蓄積容量を得ることを目的とする。【構成】半導体基板上のメモリセル領域に形成されたトレンチと、そのトレンチにキャパシタ絶縁膜を介して埋め込まれて、その上端部が拡散層にダイレクトコンタクトする蓄積電極と、上記拡散層をソース、ドレインとするMOSトランジスタとでメモリセルを構成し、このメモリセルを複数個直列接続した半導体記憶装置。【効果】 本発明によれば、ビット線等の上層配線を形成する時に、下地段差を大きくすることなく、十分な蓄積容量を得ることができ、高集積化が可能となる。
Claim (excerpt)：
半導体基板上のメモリセル領域に形成されたトレンチと、このトレンチにキャパシタ絶縁膜を介して埋め込まれて、その上端部が拡散層にダイレクトコンタクトする蓄積電極と、前記拡散層をソース・ドレインとするMOSトランジスタと、からメモリセルを構成し、このメモリセルを複数個直列となるように接続してなることを特徴とする半導体記憶装置。
IPC (3)：
H01L 27/108
, H01L 27/04
, H01L 21/76
H01L 27/10 325 D
, H01L 27/10 325 R
Cited by examiner (6)
Show all
Return to Previous Page
