Pat
J-GLOBAL ID:200903072078567976

半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス

Inventor:
Applicant, Patent owner:
Agent (3): 坂口 博 ,  市位 嘉宏 ,  上野 剛史
Gazette classification:公表公報
Application number (International application number):2002544765
Publication number (International publication number):2004515057
Application date: Oct. 25, 2001
Publication date: May. 20, 2004
Summary:
【課題】【解決手段】Si原子、C原子、O原子およびH原子を含む熱的に安定な超低誘電率膜を、プラズマ化学蒸着(PECVD)プロセスを用いて平行平板型化学蒸着装置で作製する方法を開示する。この方法で調整した熱的に安定な超低誘電率材料の絶縁層を含む電子デバイスもさらに開示する。熱的に安定な超低誘電率膜の作製を可能にするために、例えばテトラメチルシクロテトラシロキサンおよびシクロペンテンオキシドなどの環状シロキサンや環状構造を含む有機分子など、特定の前駆物質材料を使用する。プラズマCVD装置中のプラズマを安定させ、それにより堆積膜の均一さを向上させるために、CO2をキャリア・ガスとしてTMCTSに加える、あるいはCO2またはCO2とO2の混合物をプラズマCVD装置に加える。
Claim (excerpt):
熱的に安定な超低誘電率膜を作製する方法であって、 プラズマCVD装置を提供するステップと、 前記プラズマCVD装置中で基板を位置決めするステップと、 環状シロキサン分子を含む第1の前駆物質ガスを前記プラズマCVD装置中に流入させるステップと、 C原子、H原子およびO原子を有する環状構造を有する有機分子を含む少なくとも第2の前駆物質ガスを前記プラズマCVD装置中に流入させるステップと、 Si、C、OおよびHを含み、かつナノメートル・サイズの複数の孔を含む膜を前記基板上に堆積させるステップとを含む方法。
IPC (3):
H01L21/312 ,  H01L21/316 ,  H01L21/768
FI (4):
H01L21/312 C ,  H01L21/316 X ,  H01L21/90 K ,  H01L21/90 N
F-Term (36):
5F033HH04 ,  5F033HH11 ,  5F033HH26 ,  5F033HH27 ,  5F033HH28 ,  5F033HH32 ,  5F033HH35 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ74 ,  5F033QQ82 ,  5F033RR01 ,  5F033RR02 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR29 ,  5F033SS15 ,  5F033WW00 ,  5F033WW01 ,  5F033WW03 ,  5F033WW05 ,  5F033WW06 ,  5F033WW07 ,  5F033WW09 ,  5F033XX24 ,  5F058AA10 ,  5F058AC03 ,  5F058AD01 ,  5F058AD05 ,  5F058AF02 ,  5F058AG01 ,  5F058AH02
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page