Pat

J-GLOBAL ID：200903072092016559

半導体記憶装置

Inventor： 二宮 和貴 ,  谷 匡弘
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1997294294
Publication number (International publication number)：1999134866
Application date： Oct. 27, 1997
Publication date： May. 21, 1999
Summary：

【要約】【課題】 従来、スタティック型メモリは差動型で動作するが、ダイナミック型メモリはシングルビット線で動作するため、センスアンプを共用することが困難であった。【解決手段】 差動型で動作するスタティック型メモリセル22に対して第1と第2のビット線B2,XB2で動作させ、シングルビット線で動作するダイナミック型メモリセル23に対して第3と第4のビット線Br,XBrで動作させ、ダイナミック型メモリセル23にはプリチャージ時に電位差を与えておくことによりダイナミック型メモリセル23を差動型センスアンプ15で読み出すことを可能とし、その結果、スタティック型メモリとダイナミック型メモリとを共用した構成でセンスアンプを共用させて素子面積の大幅な削減を可能とした。

Claim (excerpt)：

第1のビット線と第2のビット線とに接続され、差動型で動作する1または複数のスタティック型メモリセルと、第3のビット線に接続される1または複数のダイナミック型メモリセルと、上記第1のビット線と上記第2のビット線とに接続される第1のプリチャージ手段と、上記第3のビット線と第4のビット線とに接続され、該第3のビット線と該第4のビット線とを異なる電圧でプリチャージする第2のプリチャージ手段と、上記第1のビット線と第5のビット線とを接続する第1の接続手段と、上記第2のビット線と第6のビット線とを接続する第2の接続手段と、上記第3のビット線と上記第5のビット線とを接続する第3の接続手段と、上記第4のビット線と上記第6のビット線とを接続する第4の接続手段と、上記第5のビット線および上記第6のビット線に接続するセンスアンプと、上記第5のビット線および上記第6のビット線に接続し、外部からのデータを該第5のビット線および該第6のビット線に出力する書き込み手段と、上記第5のビット線あるいは上記第6のビット線に接続し、該第5のビット線あるいは該第6のビット線のデータを出力する読み出し手段とを備えてなることを特徴とする半導体記憶装置。

IPC (3)：

G11C 11/41 ,  G11C 11/419 ,  G11C 11/405

FI (3)：

G11C 11/34 Z ,  G11C 11/34 311 ,  G11C 11/34 352 B